アドレスと階調データを電源線に変調して載せるのは、聞こえは優雅ですが、エンジニアリング上は残酷な事実に直面します：電力線はそもそも信号伝送のために設計されたチャネルではありません。減衰し、歪み、ノイズに満ちています。本記事は狭帯域電力線搬送のチャネル物理を出発点に、アドレサブル LED のデコードチップが、この過酷なチャネル上で「0」と「1」をいかに確実に各素子へ届けるかを解きほぐします。
アドレスと階調データを電源線に変調して載せるのは、聞こえは優雅ですが、エンジニアリング上は残酷な事実に直面します：電力線はそもそも信号伝送のために設計されたチャネルではありません。
減衰し、歪み、ノイズに満ちています。本記事は狭帯域電力線搬送のチャネル物理を出発点に、アドレサブル LED のデコードチップが、この過酷なチャネル上で「0」と「1」をいかに確実に各素子へ届けるかを解きほぐします——これがキャリアポイント制御ソリューションが何個の素子を接続でき、どれだけ速く、どれだけ安定して走れるかを決めます。
チャネルの三つの敵：減衰・歪み・ノイズ
狭帯域電力線搬送の技術範疇は、IEEE Std 1901.2-2013 を参照できます——低周波（500 kHz 未満）狭帯域電力線通信規格で、スマートグリッド向けに電力線上でデータを伝送する物理層を定義しています[1]。PowerMOS のチップの動作周波数は約 200〜330 kHz で、まさにこの低周波域に収まります。
この規格と関連文献は、狭帯域電力線チャネルの三つの固有の難題を繰り返し指摘しています[1]。
- 減衰（Attenuation）——信号のエネルギーが電線の内部抵抗で失われ、ストリングが長いほど末端の信号が弱くなります。
- 歪み（Distortion）——寄生インダクタンスとキャパシタンスが方形波のエッジを変形させ、デコードを困難にします。
- ノイズ（Noise）——電力網はサージと高周波ノイズに満ち、多線を撚り合わせると非同期の信号が互いに干渉します。
この三つが相まって、確実に伝送できる境界を決めます。デコードチップのエンジニアリングのすべては、この過酷なチャネル上で、その境界を外へ押し広げることにあります。
デコードエンジニアリング：三つの対策
底上げしたロジック電位
信号と電源が 2 本の線を共用すると、0V／5V でロジックを区別する従来の方法は使えなくなります——線上には常に電源電圧があるからです。キャリアアーキテクチャは、チップのリセット電圧より常に高い底上げした低電位を設け、その電位の上で PWM により「0」と「1」を符号化します。いかなるときも電位がチップのリセットを引き起こすほど低くなってはならず、さもないと素子は状態を失います。
立ち下がりエッジ判定
長い電線の寄生インダクタンスは、方形波の立ち上がりエッジと電位幅を不安定にします。PowerMOS の対策は、信号の立ち下がりエッジを起点にコードパターンを判定し、寄生インダクタンスによる波形の変形の影響を最小限に抑えることです。これは多線を撚り合わせたネットライトやカーテンライトで特に鍵となります——そこでは信号完全性の課題が最も過酷だからです。
狭パルスのノイズ除去
複数の信号線を一束に撚ると、非同期の信号が互いに干渉して高周波サージを生じます。チップは幅が 1µs 未満の狭パルスをノイズとみなして無視し、誤判定を防ぎます。これにより、ネットライトやカーテンライトのような多線用途でも安定して読み取れます。
接続素子数 vs. 更新レート：一組の必然的なトレードオフ
信号完全性の限界は、最終的に互いに制約する二つの指標として現れます。
接続素子数は減衰で決まります：信号がデコード回路で「0」「1」を確実に区別できないほど減衰したところが、単一チャネルの接続上限です。更新レート（FPS）はデータ量で決まります：アドレスデータ一式を送り終えるのに要する時間が、素子数の増加につれて伸び、単一チャネルの FPS はそのぶん下がります。
たとえば 3µs のコードレートで見積もると、単一ストリング 200 個の素子で約 16 FPS です。これは一組のトレードオフです——大規模用途は単一チャネルで無理押しするのではなく、マルチチャネルの分割制御で負荷を分散し、素子数と滑らかさを同時に満たします。
信号エンジニアリングから選定へ
これらの信号完全性の手段が、最終的にソリューションが何個の素子を接続でき、どんな電圧環境で安定するかを決めます。PowerMOS はヒューズ領域に耐サージ保護を内蔵し、上述のデコードエンジニアリングと組み合わせて、高圧 AC110/220V 用途の安定性と接続素子数を高めます。技術の詳細はコア技術、型番のコードレートと検出電圧のパラメーターは製品センターをご覧ください。
関連記事：信号の上の表示品質は「アドレサブル LED の階調・色彩・フリッカーフリー調光エンジニアリング」、規格の流れは「アドレサブル照明の 2 線をめぐる争い」を参照してください。
参照規格および文献
- IEEE Std 1901.2-2013, IEEE Standard for Low-Frequency (less than 500 kHz) Narrowband Power Line Communications for Smart Grid Applications. IEEE Standards Association.
- IEEE Std 1901-2020, IEEE Standard for Broadband over Power Line Networks: Medium Access Control and Physical Layer Specifications. IEEE Standards Association.
- IEC 61000-4-5, Electromagnetic compatibility (EMC) — Surge immunity test. International Electrotechnical Commission.
本記事は信号エンジニアリングの解説です。引用した規格の名称と番号は IEEE Standards Association および IEC の公式カタログで確認できます。PowerMOS のピクセル制御チップは LED ピクセル制御に最適化した独自の狭帯域キャリアプロトコルを採用しており、上述の規格の実装ではありません。
よくある質問
なぜ電力線は「過酷な」信号チャネルなのですか。
IEEE 1901.2 などの狭帯域電力線搬送の文献が述べるように、電力線は信号伝送ではなく電力輸送のために設計されています。信号がその上を伝わるとき、三つの固有の難題に遭遇します：電線の内部抵抗による減衰、寄生インダクタンスとキャパシタンスによる波形の歪み、そして電力網そのもののサージと高周波ノイズです。この三つが相まって、確実に伝送できる距離と速度を制限します。
電源線キャリアのポイント制御は、共用ポート上でどう信号と電源を区別しますか。
信号と電源が 2 本の線を共用すると、0V／5V でロジックを区別する従来の方法は使えなくなります。キャリアアーキテクチャは、チップのリセット電圧より常に高い「底上げした低電位」を設け、その電位の上でパルス幅変調（PWM）により「0」と「1」を符号化し、素子内部の復調回路で復元します。いかなるときも電位がチップのリセットを引き起こすほど低くなってはなりません。
なぜ「電位幅判定」ではなく「立ち下がりエッジ判定」を採用するのですか。
長い電線の寄生インダクタンスは方形波のエッジを変形させ、立ち上がりエッジと電位幅を不安定にします。信号の立ち下がりエッジを起点にコードパターンを判定すれば、寄生インダクタンスによる波形の変形の影響を最小限に抑え、より安定した読み取りができます——とりわけ多線を撚り合わせたネットライトやカーテンライトでは、これが耐干渉性の鍵となります。
なぜ接続素子数と更新レートは互いに制約するのですか。
信号の減衰が単一チャネルで確実に接続できる素子数を制限します。一方、アドレサブル LED の画面更新レート（FPS）は、アドレスデータ一式を送り終えるのに要する時間で決まります——素子が多いほど、1 フレームあたりのデータが長くなり、単一チャネルの FPS が下がります。したがって接続素子数と更新レートは一組のトレードオフです。大規模用途では、マルチチャネルの分割制御で負荷を分散し、素子数と滑らかさを同時に満たします。
これらの信号完全性のエンジニアリング手段は PowerMOS のどの技術に対応しますか。
PowerMOS のチップはデコードロジックにおいて、電位の底上げ、立ち下がりエッジ判定、狭パルス（1µs 未満）のノイズ除去などの手段を総合的に用い、ヒューズ領域に耐サージ保護を内蔵して、単一チャネルで確実に接続できる素子数を延ばし、高圧用途の安定性を高めます。動作周波数は約 200〜330 kHz で、狭帯域電力線搬送の低周波域に収まります。技術の詳細はコア技術ページをご覧ください。